[뉴스토마토 김세연기자] 반도체와 태양전지 장비업체
테스(095610)가 국책과제 주관기업 선정을 통해 실리콘 관통전극(TSV) 기술을 활용한 반도체 3D 패키지용 장비 개발에 나선다.
테스는 지난 24일 중소기업청이 주관하는 중소기업 기술혁신개발사업의 '반도체 3D 패키지용 고생산성 TSV 패시베이션(passivation) 장치와 저온 공정기술 개발'을 위한 주관기업으로 선정됐다고 25일 밝혔다.
주관 기업 선정을 통해 테스는 5억원의 정부출연금을 직접 지원받아 장비와 공정 기술개발에 나선다.
TSV는 칩에 직접 구멍을 뚫고 수직으로 쌓아올리는 차세대 적층 패키지 기술이다.
다수의 다양한 칩을 와이어 본딩없이 3차원으로 연결해 데이터간 이동속도를 높이고 전력소비를 줄일 수 있어 디램과 낸드, 낸드와 디램, 비메모리 등 이종간의 패키징이 가능해지는 장점이 있다.
테스는 "기술이 상용화될 경우 메모리의 대용량화, 속도향상, 소비전력도 절감할 수 있어 스마트폰, 태블릿PC등 모바일 기기의 혁신적인 성능 향상이 가능할 것"이라며 "세계 여러 반도체업체들이 TSV기술을 이용한 차세대 메모리 생산을 계획하고 있어 향후 수요가 급증할 "이라고 내다봤다.
주숭일 테스 대표이사는 "3D 패키징 양산기술이 상용화 될 경우 반도체 TSV장비시장은 새로운 시장으로 부각될 것"이라며 "반도체 소자업체들의 니즈를 반영한 TSV 패시베이션 장비를 개발하여 양산까지 연계될 수 있도록 매진할 것"이라고 말했다.