[뉴스토마토 신지하 기자] 미세 공정이 한계에 직면하면서 대안으로 반도체 '패키징' 기술이 주목받고 있습니다. 여러 개의 칩을 쌓거나 묶는 방식을 통해 반도체 성능을 높일 수 있고 제작 비용도 절감할 수 있기 때문입니다. 특히 생성형 인공지능(AI) 열풍에 AI 반도체와 고대역폭메모리(HBM) 수요가 높아지면서 이제 패키징 기술은 반도체 기술력을 가늠하는 척도로 꼽히고 있습니다.

 

13일 업계에 따르면 대만 TSMC와 삼성전자 등 주요 파운드리 업체들은 반도체 성능을 높이면서 비용을 절감할 수 있는 패키징 기술 개발에 주력하고 있습니다. 전공정 단계에서 미세 공정을 추가할수록 극자외선(EUV) 노광장비(대당 2500억원)에 대한 설비투자 부담이 커질 뿐 아니라 과거보다 공정 과정 자체의 복잡도도 한층 높아졌기 때문인 것으로 분석됩니다.

 

반도체 생산은 크게 설계, 생산, 패키징 등으로 구분됩니다. 패키징은 반도체를 탑재될 기기에 적합한 형태로 제작하는 공정입니다. 과거에는 단순히 여러 칩을 하나로 통합하는 데 활용됐다면 이제는 서로 다른 기능을 접목하는 역할을 맡게 됐습니다. 반도체 IC의 보호와 연결 기능에서 AI와 자율주행, 5G 등으로 적용 범위가 확대된 셈입니다.

 

 

TSMC는 AI 반도체와 HBM을 구현하기 위한 패키징 기술에서 가장 앞선 것으로 평가받습니다. TSMC는 2016년 팬아웃웨이퍼레벨패키지(FOWLP) 기술을 세계 최초로 상용화했습니다. 이 기술은 인쇄회로기판(PCB)를 사용하지 않아 두께를 얇게 구현할 수 있고, 공정 횟수도 단축해 원가를 절감할 수 있습니다. TSMC는 이를 통해 애플의 애플리케이션 프로세서(AP)를 독점 생산할 수 있었던 것으로 업계는 추정하고 있습니다.

 

또 TSMC는 자체 개발한 '칩 온 웨이퍼 온 서브스트레이트(CoWoS)' 기술로 로 미국 엔비디아와 AMD 등 주요 팹리스 업체를 고객으로 확보했습니다. CoWoS는 서로 다른 칩을 인터포저라는 기판 위에서 하나로 연결하는 패키징 기술입니다. 인텔의 데이터센터 CPU(사파이어래피즈), 엔비디아의 데이터센터 GPU(P100·V100·A100), 애플의 M2 등 대부분의 고사양 칩이 CoWoS 구조입니다.

 

시장조사업체 트렌드포스는 내년까지 첨단 패키징 생산능력이 TSMC 주도 아래 30~40%가량 성장할 것으로 전망했습니다. 트렌드포스는 "생성형 AI 애플리케이션의 급성장에 따른 막대한 투자가 AI 반도체와 HBM 수요뿐 아니라 첨단 패키징의 생산능력도 성장시킬 것"이라며 "TSMC의 월간 CoWoS 생산능력이 올해 말까지 1만2000개에 달할 것"이라고 내다봤습니다.

 

 

삼성전자도 첨단 패키지 사업에 속도를 내고 있습니다. 지난해 12월 첨단 패키지 기술 강화와 사업부 간 시너지 극대화를 위해 DS(반도체)부문 내 AVP(Advanced Package) 사업팀을 신설했습니다. 이달 초에는 첨단 패키지 협의체 'MDI 얼라이언스'도 구축했습니다. TSMC가 처음 상용화한 FPWLP 기술도 올 하반기 도입할 계획입니다. 이를 통해 엔비디아와 애플 등 대형 팹리스를 고객으로 확보한다는 전략입니다.

 

삼성전자는 2015년 HBM2 출시를 시작으로 2018년 '아이큐브(I-Cube)', 2020년 'X-Cube' 등 차세대 패키징 적층 기술을 공개했습니다. 아이큐브는 실리콘 인터포저 위에 로직과 HBM을 배치하는 2.5D 패키지 기술이며, 엑스큐브는 웨이퍼 상태의 복수의 칩을 위로 얇게 적층하는 3D 패키지 기술입니다. 오는 2024년에는 u-Bump(마이크로 범프)형 엑스큐브를 양산하고, 2026년에는 이보다 더 많은 데이터를 처리할 수 있는 범프리스형 엑스큐브를 선보일 계획입니다.

 

업계 한 관계자는 "미세화 공정의 기술 개발 속도가 둔화된 반면 생성형 AI 시장 급성장에 따른 대규모 데이터 처리 수요가 높아지면서 그동안 전공정 대비 소외돼 왔던 후공정 기술 의미가 더 크게 부각되고 있다"며 "앞으로 패키징 기술이 반도체 산업의 핵심 경쟁력이 될 것"이라고 말했습니다.

 

신지하 기자 ab@etomato.com